# 5/N 10/699, 226

ART UNIT 1762

Publication No

10-2003-0001068

**Publication Date** 

2003-01-06

Application No.

10-2001-0037398

Application Date

2001-06-28

Agent

SHINSUNG PATENT FIRM

Inventor

U-Sik Min

**Applicant** 

Hynix Semiconductor Inc.

Examination

Not Requested


Title of Invention

A METHOD FOR FORMING DAMASCENE METAL WIRE USING COPPER



PURPOSE: A metal interconnection formation method using damascene processing is provided to improve resistivity of a copper diffusion barrier layer by using a tantalum film having alpha-Ta phase as the diffusion barrier layer.

CONSTITUTION: After forming an interlayer dielectric(11) on a substrate(10), a damascene pattern is formed by selectively etching the interlayer dielectric(11). A tantalum film(12) having alpha-Ta phase as the diffusion barrier layer is formed by using a PVD(Physical Vapor Deposition) at the temperature of 250-500 degrees C. Then, a copper seed layer(13) is formed on the resultant structure. A copper film is filled into the damascene pattern.



导 2003-0001 068

# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl.<sup>7</sup> HO1L 21/28 (11) 공개번호 목2003-0001088

(43) 공개일자 2003년이월06일

| (21) 출원번호 | 10-2001-0037398               |  |
|-----------|-------------------------------|--|
| (22) 출원일자 | 2001년 06월 28일                 |  |
| (71) 출원인  | 주식회사 하이닉스반도체                  |  |
| •         | 경기 이천시 부발읍 마미리 산136-1         |  |
| (?2) 발명자  | 민우식                           |  |
|           | 경기도이 천시중포동94-3신한이 파트 109-1201 |  |
| (74) 대리인  | 특허법인 신성                       |  |
| 실사평구 : 없음 |                               |  |

## (54) 구러를 사용한 대대신 금속돼선 형성 방법

## ደዋ

#### QHS

52

#### 412101

대대신 금속배선, 구리, 구리적 삼방지막, 탄탈흡막, 비저항

## BAN

#### 도면의 관련된 설명

도 1 내지 도 4는 본 발명의 일 실시에에 따른 구리를 사용한 싱글 대대신 금속해선 형성 공정도.

+ 도면의 주요 부분에 대한 부호의 설명

10 : 기판

11 : 총간절연막

12: Ta막

13 : 구리 씨드층

14 : 구리막

### 발명의 상세관 설명

발명의 목적

#### 발명이 속하는 기술분야 및 그 분야의 중래기술

본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 급속 배선 공정에 관한 것이며, 더 자세히는 구리를 사용한 대대신(danascene) 금속배선 형성 공정에 관한 것이다.

금속 콘택 형성 공정은 다층화된 반도체 소자를 제조하기 위해서는 필수적으로 도입되는 기술로, 상/하부 전도층 간의 수직배선의 근간이 된다. 한편, 반도체 소자의 고집적화에 따른 디자인 쿨(design rule)의 축소에 따라 콘택용의 메스펙트 비(aspect ratio)는 점차 증가하고 있으며, 이에 따라 금속 콘택 형성 공 정의 난이도와 중요성이 중대되고 있다.

알쿠미늄(AI)은 콘택 매립 특성이 우수하지 못함에도 불구하고 비저항이 2.7μΩcm 정도로 낮고 공정이 비교적 용이하기 때문에 금속 배선 물집로서 가장 널리 사용되어 왔다. 그러나, 디자인 물이 0.25点 급으로 축소되면서 스텝 커버리지(step coverage)가 열악한 물리기상중착(Physical Vapor Deposition, PVD) 방식의 알쿠미늄 중착물 통해 충분한 콘택 매립을 이룰 수 없고, 입렉트로마미그레이션 (electromignation) 특성 등에 의해 열화되는 문제점이 있었다.

이러한 알루미늄 금숙배선의 한계를 고려하여 알루미늄에 비해 콘택 때림 특성이 우수한 구리를 금숙배선 재료로 사용하는 기술에 대한 관심이 높아가고 있다. 통상적으로 구리를 사용하며 금속배선을 형성할 때 화학기상증착법(CVD)을 사용하고 있다.

그런데, 구리는 식각 특성이 때우 불량한 단점을 가지고 있어 일반적인 금속배선 형성 공정에 적용하기 어렵다. 즉, 고단차비를 가지는 금속배선의 형성시 금속배선의 100 균일도(critical dimension uniformity), 라인 식각 프로피엄(fine etch profile) 및 포토레지스트의 식각 선택비 등에서 만족할만한 결과를 얻기 힘들다. 이러한 구리의 단점을 극복하기 위하여 대대신 금속배선 공정이 사용되고 있다.

통상적인 대대신 금속배선 공정은 출간절연막에 라인용 트렌치 및 콘택용을 형성하고, 베리어 금속과 구리를 중착한 후 화학적 기계적 평탄화(chemical mechanical planarization, CMP) 기술을 이용하여 충간 절연막 상부에 있는 베리어 금속 및 배선 금속을 제거하는 과정을 거치고 있다.

그러나, 이와 같이 대대신 공정을 적용하는 경우에도 문제점은 있다. 즉, 금속배선간의 피치가 작다짐에 따라 RC-지면이 증가하는 문제점이 발생한다. 이러한 대대신 타입의 금속배선의 RC-지면을 쫄이기 위한하나의 방법으로 자유전을 절연막을 사용하고 있다.

한편, 구리(Cu)는 알루미늄(Al)과 달리 흥간점연막(주로, Slo<sub>2</sub>)을 통해 쓰는데 일어나며, 홍간절연막을 통과하여 기판족으로 이동한 구리는 실리콘 내에서 딥 레벨 불순물(deep level dophant)로 작용하여 Si의 포비트 밴드(forbidden band) 내에 여러 개의 억셉터(acceptor)와 도우너(donor) 레벨출 형성시킨다. 이러한 딥 레벨 도펀트는 생성-재결합(generation-recombination)의 소오스로 작용하여 누설 진류을 유발시킨다. 따라서, 구리를 배선공정에 도압하려면 이종 금속과 접촉하는 부분은 물론이고 출간점연막으로 이루어진 축박 부분에도 구리확산병지막(Cu diffusion-barrier)을 필수적으로 사용해야 한다.

최근, 구리육선방지막으로 이온화 클리기상증화(lonised PVD)법으로 증확한 TaN(정확하게는, TaN)막을 사용하고 있다. TaN은 TIN과 같은 천이금속계 집회물로서 열적으로 때무 안정한 반면, Ta<sub>N</sub>N의 경우 180~200 μΩ com로 비제할 값이 높은 문제점이 있다.

#### **集智이 이루고자 하는 기술적 과제**

본 발명은 상기와 같은 중래기술의 문제점을 해결하기 위하여 제안된 것으로, 구리절산방지막의 비저항 특성을 확보할 수 있는 구리를 사용한 대머신 금속배선 형성방법을 제공하는데 그 목적이 있다.

### 발명의 구성 및 작용

상기의 기술적 과제를 달성하기 위한 본 발명의 일 촉면에 따르면, 구리를 사용한 대대신 금속배선 형성 방법에 있어서, 구리 학전방지막으로서 대부분이 a-Ta의 상(phase)을 가지는 탄탈륨막을 사용하는 구리를 사용한 대대신 금속배선 형성방법이 제공된다.

또한, 본 발명의 다른 흑면에 따르면, 소정의 하부총 공정을 마친 기판 상에 형성된 총간절연막을 식각하 더 대대신 패턴을 형성하는 제1 단계; 상기 제1 단계를 마친 전체 구조 표면을 따라, 250~500℃의 온도 에서 물리기상중착법으로 중착된 탄털톱막을 포함하는 구리환전방지막을 형성하는 제2 단계; 상기 제2 단계를 마친 전체 구조 표면에 구리 써드층을 형성하는 제3 단계; 및 상기 대대신 패턴 내에 구리막을 매립하는 제4 단계를 포함하는 구리를 사용한 대대신 금속배선 형성방법이 제공된다.

본 발명은 구라에선방지막으로 Ta막을 사용하되, 고온(250~500℃)에서 비저항 값이 낮은  $\alpha$ -Ta막으로 증착하여 사용한다. Takk막의 경우는 화학양문(stolchlometry)에 따라 비저항값이 변화하지만, 순순한 Ta막은  $\beta$ -Ta의 경우는  $180\sim200\,\mu\,\Omega$ ·cm,  $\alpha$ -Ta의 경우는  $20\sim30\,\mu\,\Omega$ ·cm와 같이 상(phase)에 따라 비저항값이 다르게 나타난다. 한편, 구리 표현에 대한 Ta막의 베리머 특성을 보다 강화하기 위하여 Ta막 상부 또는 하부에 Tak막을 더 적용할 수 있다.

이하, 본 발명이 속한 기술분이에서 통장의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다. 첨부된 도면 도 1 내지 도 4는 본 발명의 일 실시에에 따른 구리를 사용한 성급 대대신 금속해선 형성 공 정읍 도시한 것으로, 이하 이읍 참조하며 설명한다.

우선, 도 1에 도시된 바와 같이 소정의 하부용 공정을 마친 기판(10) 상에 형성된 총간점면막(11)읍 선택 적으로 식각하여 대머신 파턴을 형성한다.

다음으로, 도 2에 도시된 바와 같이 전체 구조 표면을 따라 구리확실방지막으로서 50~500Å 두메의 Ta막 (12)을 증확한다. 이때, Ta막(12)은 PVO법으로 증확하며, 250~500℃의 교온에서 중확하여 태부분이 α-Ta의 상(phase)을 가지도록 한다. 한편, Ta막(12)의 하부 또는 상부에 50~500Å 두메의 TaN(막(도시되지 않음)을 더 중확하는 것이 바람직하며, 이때 TaN(막의 질소(N) 항량은 5~40atX가 되도록 한다.

미어서, 도 3에 도시된 비와 같이 무전해도금법 또는 화학기상증착(CVD)법을 이용하여 전체 구조 표면을 따라 구리 씨드총(13)을 형성한다.

다음으로, 도 4에 도시된 바와 같이 전해도금법으로 대머신 패턴 내에 구리막(14)을 매립하고 화학적 기계적 연마(CMP) 공청을 실시하여 금속배선을 디파인한다:

상기와 같은 공정을 실시하는 경우, 비저항 값이 20~30μΩ~∞로 매우 낮은 구리확산방지막을 얻을 수 있다. 한편, 구리 씨드총 형성시 기존의 PVD법 대신 무진해도급법 또는 화학기상충착(CVD)법을 이용하는 데, 이는 이전 공정인 구리확산방지막 충착시 고온 공정을 이용하기 때문에 PVD법으로 구리 씨드총을 형 성하면 CL의 응집(agglomeration)을 피할 수 없기 때문이다. 즉, 무진해도급법이나 CVD법은 구리확산방지 막 충착 후 웨이퍼플 진공 챔버에서 꺼내며 따로 진행하기 때문에 CL의 응집을 엄검할 필요가 없으며, CVD법의 경우 150℃ 이상의 웨이퍼 온도에서 수행하므로 프리-히팅(pre-heating) 시간을 최소화할 수 있는 장점이 있다.

이상에서 설명한 본 발명은 전술한 실지에 및 첨부된 도면에 약해 한정되는 것이 아니고, 본 발명의 기술 적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하 는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

예컨대, 전술한 실시예에서는 싱글 대대신 공정을 일래로 들어 설명하였으나, 본 발명은 듀얼 대대신 공정시 구리를 방지막으로 실리콘카바이드막을 사용하는 경우에도 적용된다. -

#### 整罗马 夏季

진술한 본 발명은 구리를 사용한 대대신 공정시(비**저항**(값이)낮은 (a.-Ta의 상품 가지는 Ta막을 구리확실 방지막으로 사용함으로써 기존의 Tank에 비해 본택 저항을 1/10 정도로 줄일 수 있는 효과가 있으며, 이 로 인하며 구리배선의 신뢰도를 높일 수 있다.

#### (57) 경구의 범위

#### 청구합 1

구리를 사용한 대머신 금속배선 형성방법에 있어서,

구리자출방지막으로서 대부분이  $\alpha$  -Ta의 상(phase)을 가지는 탄탈품막을 사용하는 구리를 사용한 대대신 금속배선 형성방법.

## 청구항 2

소점의 하부층 공정을 마친 기판 상에 형성된 충간절연막을 식각하여 대대신 패턴을 형성하는 제1 단계;

상기 제1 단계를 마친 전체 구조 표면을 따라. 250∼500℃의 온도에서 둘리기상증척법으로 증착된 탄탈륨 막을 포함하는 구리<sup>술문</sup>방지막을 형성하는 제2 단계;

상기 제2 단계를 마친 전체 구조 표면에 구리 씨드총을 형성하는 제3 단계; 및

상기 대대신 패턴 내에 구리막을 매립하는 제4 단계

를 포합하는 구리를 사용한 대대신 금속배선 형성방법.

## 청구항 3

제2항에 있어서,

제2 단계는,

상기 제1 단계를 마친 전체 구조 표면을 따라 Tak막을 형성하는 제5 단계와,

상기 Talk 막 상에 상기 탄탈륨막을 형성하는 제6 단계를 포함하는 것을 특징으로 하는 구리를 사용한 대머 신 금속배선 형성방법

## 청구항 4

제2할에 있어서,

상기 제2 단계는,

상기 제1 단계를 마친 전체 구조 표면을 따라 상기 탄탈름막을 형성하는 제5 단계와,

상기 탄탈륨막 상에 Talk막을 형성하는 제6 단계를 포함하는 것을 특징으로 하는 구리를 사용한 대머신 금속배선 형성방법.

#### 청구항 5

제3항 또는 제4항에 있어서,

상기 탄탈급막은 50~500Å 두메인 것을 특징으로 하는 구리물 사용한 대대신 금속배선 형성방법.

## 청구항 6

제5할에 있어서,

상기 Tak 막은 50~500차 두깨인 것을 특징으로 하는 구리를 사용한 대대신 금속배선 형성방법.

#### 청구항 7

제3항 또는 제4함에 있어서,

상기 Talk 막은 질소(N) 합량이 5~40atX만 것품 특징으로 하는 구리를 사용한 대대선 금속배선 형성방법.


## 청구함 8

제3항 또는 제4항에 있어서,


상기 구리 씨도들은 무전해도금법 또는 화학기상중학법으로 중착하는 것을 특징으로 하는 구리를 사용한 대대신 금속배선 형성방법

## £₽


## 



*502* 



## *도만3*



## <u> 594</u>

